

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-288588

(43) Date of publication of application: 13.10.1992

(51)Int.CI.

G09G 3/36

G02F 1/133

G02F 1/136

(21)Application number: 03-052245

(71)Applicant: MATSUSHITA ELECTRON CORP

(22)Date of filing:

18.03.1991

(72)Inventor: EMOTO FUMIAKI

SENDA KOJI

NAKAMURA AKIRA YAMAMOTO ATSUYA


(54) ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

caused by a horizontal circuit and a data line before a liquid crystal process on the TFT substrate of the active matrix liquid crystal display device.

CONSTITUTION: Horizontal driving circuits 11 and 12 provided on the top and reverse sides of a display part 15 and inspecting circuits 13 and 14 which input signals from data lines are formed on the same substrate with TFTs of the display part 15. A pulse is supplied to one of plural video signal input lines 18 and 19 and the other video signal input line is placed in a float state; and the output waveforms of the inspecting circuits 13 and 14 are checked to evaluate the cause of the defect and its place.

PURPOSE: To easily and securely detect a defect



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-288588

(43)公開日 平成4年(1992)10月13日

						· ·
(51) Int.Cl. ⁵		識別記号	庁内整理番号	FI		技術表示箇所
G 0 9 G	3/36		7926 - 5 G		•	
G 0 2 F	1/133	5 5 0	7820 – 2 K		•	
	1/136	500	9018 - 2 K			

審査請求 未請求 請求項の数6(全 9 頁)


公下電子
公下電子
公下電子
ぼに続く

(54) 【発明の名称】 アクテイブマトリクス型液晶表示装置

(57)【要約】

【目的】 本発明は、アクティブマトリクス型液晶表示 装置のTFT基板において液晶工程前に水平回路および データ線に起因する不良を容易に、かつ確実に検出する ことができるアクティブマトリクス型液晶表示装置を目 的とするものである。

【構成】 表示部15の上下に設けられた水平駆動回路 11.12とデータ線を入力とする検査回路13.14 を表示部15のTFTと同一基板上に形成する。複数の 映像信号入力線18.19のうちの1本にパルスを供給 し、残りの映像信号入力線は、フロートにして、検査回 路13.14の出力波形を調べることにより不良原因お よび不良箇所を評価する。





【特許請求の範囲】

【請求項1】 複数のデータ線とゲート線のクロス点にアクティブ素子を設けた液晶表示部と、前記複数のデータ線に各々に接続されたアナログスイッチと、前記アナログスイッチを順次駆動して前記複数のデータ線に映像入力線からの映像信号をクロックパルスに同期して入力走査するシフトレジスタと、前記複数のデータ線の末端を接続した検査回路を具備し、検査回路が前記複数のデータ線の末端電位に応じた出力を得るようにしたアクティブマトリクス型液晶表示装置。

【請求項2】 前記映像入力線が複数本からなり、前記 複数本の映像入力線のそれぞれに対応したアナログスイ ッチ、データ線、検査回路を有する請求項1記載のアク ティブマトリクス型液晶表示装置。

【請求項3】 複数のデータ線が第1のアナログスイッチ群に接続された第1のデータ線群と、第2のアナログスイッチ群に接続された第2のデータ線群で構成され、シフトレジスタが前記第1のアナログスイッチ群を駆動する第1のシフトレジスタと前記第2のアナログスッチを駆動する第2のシフトレジスタからなり、前記第1の検査回路が接続され、前記第1のシフトレジスタと前記第1のアナログスイッチ群と第2の検査回路が前記第2の検査回路が直接である。 配置され、前記第2のシフトレジスタと前記第2の大事と第2の検査回路が前記第2のシフトレジスタと前記第1の上部スタと前記第2の大事と記載のアクティフグスイッチ群と第1の検査回路が前記を示さまである。

【請求項4】 第1. 第2のシフトレジスタがクロック パルスの半周期だけ位相がずれて、それぞれ第1. 第2 のアナログスイッチを駆動するようにした請求項3記載 のアクティブマトリクス型液晶表示装置。

【請求項 5 】 検査回路が、映像入力線への映像信号の入力を停止し、一部の前記映像入力線に前記映像信号に代えてクロックパルスの整数倍の周波数のパルスを入力することにより動作する請求項 1 から 4 のいずれかに記載のアクティブマトリクス型液晶表示装置。

【請求項6】 検査回路がAND回路またはNOR回路 からなる請求項1から5のいずれかに記載のアクティブ マトリクス型液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタなどによるアクティブ条子を用いたアクティブマトリクス型 液晶表示装置に関する。

[0002]

【従来の技術】近年、アクティブマトリクス型液晶表示 装置が大画面化、量産化に適合していることから実用化 され、さらに小型化、高画質化の点からアクティブ素子 として薄膜トランジスタ(以降TFTと記す)を用いた 50



方式が実用化されている。この方式の携帯テレビに応用 されている液晶表示装置用のTFT基板は、図6に示す ようにスイッチ用アクティブ素子として薄膜トランジス 夕の一種であるアモルファストランジスタ3と電荷を蓄 積する蓄積容量4から構成されている。図6で、1は表 示部のデータ線群 (D1. D2. ・・・)、2は表示部 のゲート線群 (G1, G2, ・・・)、そして、5は蓄 横容量4の共通電極線である。この回路構成で表示部の データ線群1の欠陥検査は、断線を調べる程度である。 10 その方法は、データ線群1の両端で10本程度ずつつな いで端子を作り、各つないだ線の両端の端子間の線抵抗 を調べて、断線の有無を選別し、不良を検出している。 たとえば、データ線を10本つないだ正常な線抵抗が、 R1とすると、1本が断線していると線抵抗が10/9 倍になり、2本が断線していると線抵抗が10/8倍に なる。このようにして線抵抗を調べることにより、断線 不良を選別している。

[0003]

【発明が解決しようとする課題】このようにしてデータ線の断線による不良の判定は可能であるが、しかし、検査するのに要する時間が長く、また断線不良箇所はどの線群かを特定できるだけで、どの線であるかまでは特定できない。さらに隣接するデータ線間の短絡不良を選別することはできない。以上のようにデータ線での断線あるいは短絡による不良をTFT基板の段階で生産ペースにあった短い時間で検査することができず、不良の選別ができないまま、次の液晶工程に導入されるためにコスト高の一因となっている。

【0004】本発明は、上記の課題に留意し、データ線の欠陥の検出が容易で、かつ高精細あるいは高密度の画素のアクティブマトリクス液晶ディスプレイにも応用可能なアクティブマトリクス型液晶表示装置を提供することを目的とする。

[0005]

【課題を解決するための手段】本発明の上記目的を達成するために、アクティブ素子を用いたアクティブマトリクス型液晶表示装置において、複数のデータ線の末端を接続した検査回路を備え、その検査回路がデータ線の末端の電位に応じた出力を得るものである。

0 (0006)

【作用】上記構成のアクティブマトリクス型液晶表示装置は、映像信号を入力し、走査回路により複数のデータ線を走査することにより、検査回路がデータ線の末端電位の状態を検出することで、断線またはショートなどの欠陥を有するデータ線を選び出すことができるものである。一般にアクティブマトリクス型液晶表示装置は、シフトレジスタなどの走査回路によりクロックパルスに同期して映像信号が複数データ線を順次走査されるが、その走査の際にデータ線の末端に入力された信号が発生するかどうかを検査回路で検出する。その検出の際、クロ

ックパルスにより頃次各データ線に入力信号が現われる ように動作するので、欠陥のあるデータ線のところでデ ータ線の末端の信号に異常が発生すると、検出回路の出 力信号に異常が発生し、その時間的な位置から、そのデ ータ線を特定することができるとともに、その異常信号 のレベルから不良モードが解る。すなわち、不良を判定 するために断線か短絡かの不良モードの特定および不良 箇所の特定が同時にでき、不良チップの液晶工程への導 入がなくなり、最終的な製品である液晶ディスプレイの コストを下げることができる。さらに、本方法では液晶 ディスプレイの画素の高集積化を進めてもなんら検査が 困難になることがない。

[0007]

【実施例】以下、本発明の一実施例のアクティブマトリ クス型液晶表示装置について説明する。図1は第1の実 施例のアクティブマトリクス型液晶表示装置用水平回路 の回路構成を示すブロック図、図2はその水平回路内の シフトレジスタの回路図である。3は、本実施例の水平 回路の駆動方法を示すパルスタイミングチャートであ る。表示部15の上下に設けられている水平駆動回路1 1. 12は、2相クロックパルスによるシフトレジスタ 16, 17とシフトレジスタの各出力 V H1, V H2, V H 3. VH4・・・によって駆動されるアナログスイッチ2、 3と映像信号入力線18.19と表示部15のデータ線 につながるアナログスイッチ23の出力線から成ってい る。シフトレジスタ16、17の1出力で駆動するアナ ログスイッチの数は、上下各側の映像信号入力線18. 19の数と同じにしている。図1の場合、3つのアナロ グスイッチ23を駆動している。上下の水平駆動回路1 1. 12は、各3列のデータ線を順に映像信号を転送し ていく。また、図2に示すように、シフトレジスタ1 6、17には回路Aと回路Bの2種類の回路で構成さ れ、この回路を駆動するためのスタートパルスVSPは共 通である。図3に示すようにクロックパルスの位相は1 80度ずれた関係にあり、シフトレジスタは、シフトレ ジスタ16、17と2つあるが、駆動パルスの種類は、 2種類のクロックパルスoとスタートパルスVSPとを合 わせて 3 つである。シフトレジスタ回路 A.Bの出力 は、それぞれについてクロックパルス1周期時間だけシ フトしたパルスを出力し、隣合うVHnとVHn+1とはクロ ックバルス半周期時間だけシフトしている。

【0008】表示部15の上部の水平駆動回路11で駆 動されるデータ線の不良を検査する検査回路13は、表 示部15を挟んで反対側の表示部15の下部に設けてい る。表示部15の下部の水平駆動回路12で駆動される データ線の不良を検査する検査回路14は、表示部15 を挟んで反対側の表示部15の上部に設けている。検査 回路13、14は、上下合わせて6組のNOR回路で構 成されている。NOR回路は、nチャンネルトランジス

ランジスタ22のゲートに接続され、複数個のトランジ スタを並列接続している。抵抗25は、検査のときのみ 必要で同一基板に内蔵しても外部に設けても構わない。 【0009】検査の方法は、図4 (a) に示すようにシ フトレジスタ16、17の出力パルスVHnにより水平駅 動回路を駆動したうえで、映像信号入力線18の内の1 本だけにパルスを入力し、他の映像入力線は、フローテ ィングにする。たとえば、図4 (b) に示すようにVsi glだけにクロックパルスの倍周期のパルスを入力し、他 のVsigをフローティングにする。欠陥がない場合、図 4 (c) のようにVoullのみVsiglと反対の波形が出力 され、他の出力は一定のDCレベルとなる。もし、表示 部15の第3n+2列データ線と第3n+1列データ線 とが短絡していると、図4(d)のように一定のDCレ ベルの出力Vou12のVHnの選択期間に2つのパルスが出 てくる。表示部15の第3n列データ線と第3n+1列 データ線とが短絡している場合も、図4 (e) のように 一定のDCレベルの出力Vout6のVHnの選択期間に2つ のパルスが出てくる。また第3n+1列のデータ線に断 線が有る場合、映像信号入力線のパルスが検査回路のゲ ートまで伝わらないので検査回路の出力Vouilは、図4 (f) のようにVIInの選択期間にパルスがない波形とな

【0010】本実施例では、検査回路のトランジスタを nチャンネルとしたがこれに限らず、pチャンネルでも よい、その場合、検査回路のハイレベルとローレベルの 電源のレベルが反対となる。このように検査回路は、表 示部のデータ線を入力とするNOR回路または、AND 回路構成であればよい。

【0011】なお、実施例の説明では、データ線の短絡 と断線について述べたが、アナログスイッチの動作不良 により常にOFFになっている場合も、断線と同様に欠 陥として検出できる。さらに本実施例では、シフトレジ スタ回路をCMOSスタティックとしたが、これに限ら ず、CMOSダイナミック回路やNMOSスタティック 回路、NMOSダイナミック回路などの構成で設計して もよい.

【0012】本実施例の検査回路は、検査のときのみ必 要で実際の表示のときには、不要であり、検査のときの み接続すればよい。すなわち、検査のときのみプローバ ーでデータ線に針を立て外部にNOR回路あるいは、A ND回路を設けてもよい。

【0013】図5は、本発明の第2の実施例のアクティ ブマトリクス型液晶表示装置の構成を示すブロック図で ある。図5に示すように、その構成要素は水平駆動回路 31、検査回路32、表示部33からなる。水平駆動回 路31は、シフトレジスタ34とシフトレジスタ34に より駆動されるアナログスイッチ35、アナログスイッ チ35への映像信号入力線36からなる。検査回路32 タ22と抵抗25から成り、データ線がn チャンネルト 50 は、データ線を入力とする3組のN O R 回路である。検

40

査回路32の出力が、出力38である。このように、第 1の実施例の上下に設けられた検査回路が片側のみの構 成例である。

【0014】検査の方法は、図4と同様に水平駆動回路 3 1 を駆動したうえで、映像信号入力線の内の 1 本だけ にパルスを入力し、他の映像入力線は、フローティング にする。たとえばVsig1だけにクロックパルスの倍周期 のパルスを入力し、他のVsigをフローティングにする と図4と全く同じ動作となる。すなわち欠陥がない場 合、 Vout1のみVsig1と反対の波形が出力され、他の出 力は一定のDCレベルとなる。もし、表示部33の第3 n+2列データ線と第3n+1列データ線とが短絡して いると、一定のDCレベルの出力 V out 2の V Hnの選択期 間に2つのパルスが出てくる。また表示部33の第3n 列データ線と第3m+1列データ線とが短絡している場 合は、一定のDCレベルの出力Vou16のVHnの選択期間 に2つのパルスが出てくる。つぎに第 n + 1 列のデータ 線に断線が有る場合、映像信号入力線のパルスが検査回 路のゲートまで伝わらないので検査回路の出力Vout1 は、VHnの選択期間にパルスがない波形となる。

[0015]

【発明の効果】以上の説明より明らかなように本発明のアクティブマトリクス型液晶表示装置は、そのデータ線の末端に検知回路を設けることにより、TFT基板作製



後の液晶工程前において精度の高い欠陥検査を可能とするものであり、高密度化されたTFT基板の検査を簡易 にかつ確実に行うことができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例のアクティブマトリクス 型液晶表示装置の回路構成を示すブロック図

【図 2】 同実施例の液晶表示装置のシフトレジスタの回 路図

【図3】同実施例の液晶表示装置の駆動パルスとシフト レジスタの出力波形を示すタイミングチャート

【図4】同実施例の液晶表示装置の検査の方法を示す各 部動作を示すタイミングチャート

【図 5】 本発明の第 2 の実施例の液晶表示装置の回路構成を示すブロック図

【図 6】従来の液晶表示装置のTFT基板の回路構成を 示すプロック図

【符号の説明】

11.12 水平駆動回路 13,14 検査回路


20 15 表示部

16,17 シフトレジスタ

22 nチャンネルトランジスタ


23 アナログスイッチ

[図3]





【図1】














[図4]














[図5]



[図6]





(72)発明者 山本 敦也 大阪府門真市大字門真1006番地 松下電子 工業株式会社内